[主观翻译]A Matter Of Time——The Audibility Of Clock Jitter

 

声音的回放过程相必大家都很清楚——经过音响器材间相互协调工作,环环相扣,声音最终得以呈现,期间虽会经过诸多...





声音的回放过程相必大家都很清楚——经过音响器材间相互协调工作,环环相扣,声音最终得以呈现,期间虽会经过诸多环节,可如果我们换一种角度审视这一流程,不难发现整个过程就像一条流水线,在源源不断的“生产”着声音。音响系统如同一件精密仪器,而这台仪器可以广义的类比成一台DAC,正在以Digital数字信号为原料,锻造出精美的Analog模拟信号。当然,如果你是模拟发烧友,就不能比喻为生产线,信号搬运工相比之下会更为恰当。模拟信号搬运就谈不上Clock Jitter了,所以咱们这回主要聊聊前者。



高精密生产。其中“高精密”说的好听,其实都是比出来的,间或还是会产出一两件不合格品。这就是为什么有些产品,包括硬件产品以及软件算法,会产生属于“自己”的声音,因为有些“残次品”只有特定的产品才引进的来。在设计一款DAC时就会遇到这样的问题。

唯一能影响Clock Jitter产生的环节就在产品的时序电路。模拟电路是无法改变Jitter量级的。Clock Jitter经常以皮秒为单位。1皮秒等于一万亿分之一秒,为了直观的表明这一变化,以光举例,在1000皮秒内大约能传播30.5厘米,在1皮秒内,光也只能前进0.3048毫米。

从追求还原的角度看,DAC的工作必须准确无误。事实上超低jitter会在初听时会不符合心灵上的预期——少了韵味,一定是这样。在初听的时候,上了年纪的产品会更加“讨喜”。在短暂聆听之后,细听对比,刚刚的结论会有所变化。老电路的声音不是暖,而是浑浊,相比之下少了一些细节,结像也不理想。这就引出了大量问题,有些可以靠仪器解决有些则必须靠听音训练来解答。

• 阀值点。jitter低到什么程度便不会再带来对听感上的提高?
• 高于阀值点的Jitter听起来会是什么样子?
• jitter在不同频域的影响又会如何?
• 我们是否会被欺骗,认为一台低性能的dac的表现要优于高精度DAC?如果是这样,那么一套完整的听音训练将会是必须的。
• 科技性能的极限在哪里?音频硬件制作工艺的极限在哪里?



为此Dave Hill工程师设计了一套实验,它允许生成带jitter的音频文件,并且是可控、可重复的。这个实验的重点在于在保持时基对齐的情况下增减jitter,这样才能准确的控制变量,使得文件之间我们听到的区别仅仅在于jitter的区别。模拟信号经过Ad形成数字文件,在ad的过程中靠改变时钟信号来施加抖动。这个实验花费了大量时间和努力最终证明此实验是有效的。

时钟电路中的许多环节都会引起抖动。简化描述,跳过锁相环和其他电路不谈,只看时钟的源头——晶振。关于晶振的类型在网上有大量的介绍。最早在无线电微波通信领域人们便发现了时钟jitter对通信质量的影响,当年在无线电和计算电路的优秀工程师已经深入探讨过抖动的来源和影响,所以目前时钟jitter早已不是一个新的问题。时钟源材质基本上都是石英晶振,给石英施加交变电压便会产生规律的正弦波。少数顶级电路会采用铷钟,铷钟的精度可以保持10天不差10皮秒,这个精度足以使任何人听不到变化。

数字信号中的变化也就是抖动,如果在瞬时达到纳秒级别,将会明显略化听感。其实引起jitter最大的原因并不是来自于晶振本身,而是来自于周围电路的电噪声干扰,无论采用何种晶振它都会显著劣化时钟电路指标。噪声程度普遍伴随着频率的降低而加强,低频抖动是最难以抑制的。一个常见的例子便是电源噪声。

克服噪声后,接下来问题便是如何使得时钟电路生成系统可识别的时钟波形。这个问题的精髓在于,把缓慢的的正弦信号转化为高速,锐利的方波。一旦我们生成了方波,下一步会便是如何克服逻辑电路引入的jitter。逻辑电路的jitter,根据逻辑电路的类型,Jitter 可以是非常大的。如果你想实现亚皮秒级别的低抖动,至少你会面临逻辑电路可选性降低、高能耗电源以及高元件成本这三个问题。

如果Jitter足够低,它将不会被听到,但这涉及到jitter水平和频率之间的关系。

最后,如果说通过这次实验得出了什么结论,那便是我们都需要专门的听音训练。教育在人的一生中是不可或缺的。


    关注 评分榜HIFI耳机资讯


微信扫一扫关注公众号

0 个评论

要回复文章请先登录注册