内存电路设计原理 -- 高速信号阻抗匹配

内存条电路图第四页除了金手指连接器外，还有一些电阻电容连接到相关信号。这些电阻电容主要起到内存高速信号的终端阻抗匹配作用，从而有助于提高高速信号传输线的信号完整性。这一篇就来说说这些阻抗匹配元件的作用。...





超硬工程师—这里有简单易懂的最新硬件技术和知识分享，也有求职和职业规划发展的经验之谈。点击标题下方蓝字“超硬工程师”免费关注，我们帮助您快速提升能力和经验！

分享的内存条电路图第四页除了金手指连接器外，还有一些电阻电容连接到相关信号，如下图。这些电阻电容主要起到内存高速信号的终端阻抗匹配作用，从而有助于提高高速信号传输线的信号完整性。



传输线及其阻抗

高速信号完整性是一个单独的专业，也比较复杂。大都做高速PCB设计的公司都有专门的信号完整性工程师，其主要工作就是分析高速PCB设计及信号走线的规则，以及对高速信号质量问题进行分析调试，找到解决问题办法。为了便于大家了解这里的电路的作用，我们作些初步分析。在数字电路及系统设计中，信号有“0”和“1”两个状态，而且信号的状态会频繁地在“0”和“1”之间进行切换。如果逻辑芯片驱动信号状态的切换过程比较慢时，信号的电压电流可以通过传统的瞬态电路理论进行分析；当逻辑芯片驱动信号状态的切换速度快到一定程度时，PCB上的走线要当成传输线来看待，高速信号在传输线上的传输是以电磁场的形式传播。信号到达传输线的某一点时，会在传输线与参考面之间形成电磁场，从而会在传输线这一点产生瞬间电流，而信号在该点出也有瞬间电压，因此输线这一个点就可等效成一个电阻，也就是传输线在该点的阻抗。一般一段传输线在不同点的阻抗会保持一致，也就是该段传输线的特征阻抗。然而也有很多情况下，高速信号走线的特征阻抗会发生变化。比如信号要从一个芯片连接到两个或多个芯片，如下图，在信号走线的分叉点处（途中红色圆圈标记处），就会出现传输线阻抗变化的情况。



阻抗匹配及匹配电阻这种情况（传输线阻抗变化）如果不作处理，会出现什么后果呢？这就好比光传输过程中遇到一块玻璃，会有一部分光透射过去，也会有一部分光反射回来。信号传输遇到传输线特征阻抗发生突变时，一部分信号能量会继续往前传输，也会有一部分信号能量会被反射回来，反射回来的能量又会产生瞬态电压和电流，与前面信号传输过来形成的电压和电流叠加在一起，从而就影响了实际信号质量。因此，在实际设计中，一般遇到传输线阻抗变化的情况，往往都会采取一些措施，确保阻抗匹配。通常的做法就是接入电阻，称为终端匹配电阻。终端匹配电阻的阻值以及放置位置，往往会由信号完整性工程师建模进行仿真计算和分析后给出建议和指导。

回到我们要分析的这份内存电路图来，从前面介绍过的框图中可以看到，该设计共有18颗内存芯片，16颗用于数据存储，2颗用于数据错误校验信息的存储。因此，地址信号/控制信号几乎要连接到所有内存芯片，每个数据信号要连接到两颗内存颗粒，每个时钟差分对要连接6颗芯片。所以这些信号的走线都需要进行阻抗匹配。

JEDEC内存条设计规范

幸运的是有些芯片原厂及标准组织已经做了针对通用设计应用场景下的信号分析仿真，并据此，制定了相应的设计规范（design guideline）。硬件开发者只要根据设计规范中的要求设计电路以及高速PCB布线，就不用担心高速信号完整性的饿问题。针对内存条的设计，标准组织JEDEC就制定了非常非常详细的内存总线信号在内存条产品应用中的设计规范。熟悉理解设计规范也是硬件工程师们的必备要求。我们不妨就来解析一下规范中相关内容。

JEDEC制定了很多关于内存芯片及内存条设计的标准，当中跟我们分享这份内存条设计的规范名称叫“PC5300/PC6400 DDR2 SDRAM un-buffered DIMM Design Specification”。该规范针对不同类型的DDR2内存条设计，对DDR2内存总线信号走线规则和要求进行详细规定。我们分享这份8GB/18颗内存芯片的内存条设计属于类型G，从规范中可以查找到类型G的走线规则。

时钟差分信号的拓扑结构和设计规范

 



图中上面部分画出了时钟信号的拓扑结构。一个差分时钟对连接6个内存芯片，布线上先走一段TL0（单位mil）长度走线；然后拆分成并行3段，每段为TL1长度；之后每段又分成3小截，其中2小截走TL2长度后连接到内存芯片，还有一小截走TL3长度后连接到终端匹配电阻。下面的表格列出各段走线长度要求，以及匹配电阻的值为200欧姆。这也是分享的内存原理图第四页时钟差分信号对之间要连接3个200欧姆电阻的原因。

数据信号的拓扑结构和设计规范



图中显示每个数据信号要连接两个内存芯片。数据信号在靠近连接器端要接阻抗匹配电阻，阻值是22欧姆。所以在原理图第五页每个数据信号都要接22欧姆电阻，如下图，4个电阻合在一起组成22欧姆的排阻，可以连4根数据信号。



地址和控制信号的拓扑结构和设计规范



图中显示地址和控制信号连接到所有18颗内存芯片，其拓扑和走线比较复杂。在靠近连接器的地方，这些信号上要放置7.5欧姆的匹配电阻。在原理图第五页每个地址和控制信号都要接7.5欧姆电阻，有些合在一起组成排阻，可以连接4根信号。



未完待续。轻松快捷学习更多硬件及系统设计知识，请长按或扫一扫下面二维码，关注微信公众号：超硬工程师。

    关注 超硬工程师