视频基本原理 -视频接口之 - LVDS接口

前面我们已经系统介绍了主流的视频设备间互联的视频接口， 包括模拟视频接口和数字视频接口。视频信号经过视频接口输入解码恢复成数字信号，还需要连接到电路板上面的其他视频处理芯片， 就需要有标准的板级（芯片间）互联数字视频接口协议来完成信号传输。...



前面我们已经系统介绍了主流的视频设备间互联的视频接口， 包括模拟视频接口和数字视频接口。除了设备间互联以外，视频信号经过视频接口输入解码恢复成数字信号， 大多数情况下还需要连接到电路板上面的其他视频处理芯片（SOC/GPU）， 这就需要有标准的板级（芯片间）互联数字视频接口协议来完成信号传输。

最基本的接口就是TTL电平的BT601和BT656接口以及BT1120接口， 关于这部分的内容可以参考前文： 视频基本原理 --RGB to YUV&YCbCr  ，“视频基本原理 -BT601和BT656”和“视频基本原理 - BT709和BT1120。

简单总结一下， TTL 数字视频接口模式包括 24/30bit RGB444+ H/V 模式，24/30bit YUV444 +H/V 或者内嵌同步EAV/SAV模式；16/20bit YUV422 + H/V 或者内嵌同步EAV/SAV模式; 8/10bit YUV422+ H/V 或者内嵌同步EAV/SAV模式 等， 另外还有 DDR (Double Data Rate)模式支持用更低速的时钟传输更高分辨率的视频信号。可以参考下面的图例：







采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对视频数据造成一定的影响；随着视频分辨率的提高， 像素时钟也成比率的提高，TTL总线对 PCB布线提出了更高的要求 （一般1080P 60Hz148.5Mhz Pixel Clock或者 UXGA 60Hz 162M Hz Pixel Clock 是TTL接口的上限），同时对Deep Color的要求， 也需要更多的数据总线， 对SOC芯片的管脚数量的要求也是一个很大的负担。所以，有逐渐有个更优化的总线来支持， 现在比较主流的总线包括LVDS 接口（含 Open LDI）以及MIPI接口。

LVDS（Low-VoltageDifferential Signaling 低电压差分信号）是一个标准的高速总线接口，它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS 技术拥有330mV 的低压差分信号 (250mV MIN and 450mV MAX) 和快速过渡时间。 这可以让产品达到自 100 Mbps 至超过 1 Gbps的高数据速率。此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。

LVDS 技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL 信号线路以提供窄式高速低功耗 LVDS 接口。这些芯片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。

早期的LVDS接口主要用于视频处理主板到平板显示屏之间的连接（如LCD， PDP 显示器，数字电视等）。在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。LVDS发送器将驱动板主控芯片输出的TTL电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。下图所示为LVDS接口电路的组成示意图。



在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。LVDS是串行接口，RGB信号传输时，是将每个基色信号的数据排成一纵队，采用差分数据线按顺序进行输出。在一个时钟脉冲周期内，一对差分数据线可以传输7bit数据，如下图所示。



LVDS输出接口电路类型主要分为以下几种， 上图其实就是单路6位LVDS输出接口时序图。

（l）单路6位LVDS输出接口

这种接口电路中，采用单路方式传输，每个基色（即RGB三色中的其中任何一种颜色）信号采用6位数据，共18位RGB（6bitX 3（RGB3色））数据，因此，也称18位或18bit LVDS接口。

对于单路6bit LVDS接口，需要3对差分数据线，即（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－）或者接收端（RX0-和RX0十，RX1-和RX1＋，RX2-和RX2＋）。因每对差分数据线可以传输7bit数据，这样，3对差分数据线可以传输3×7bit＝21 bit，除R0～R5、G0～G5、B0～B5占去18bit，还剩下3bit用于传输HS（行同步）、VS（场同步）、DE（有效数据选通）信号（若HS、VS信号不传输，将空余2bit）



（2）双路6位LVDS输出接口

这种接口电路中，采用双路方式传输，每个基色信号采用6位数据，其中奇路数据为18位，偶路数据为18位，共36位RGB数据，因此，也称36位或36bit LVDS接口。

对于双路6bit LVDS接口，需要6对差分数据线，其中，奇路3对，即RX00-和RX00＋，RX01- 和RX01＋，RXO2-和RX02＋；偶路3对，即RXE0-和RXE0＋，RXE1-和RXE1＋，RXE2-和RXE2＋。这6对差分数据线可以传输6×7bit＝42bit，除奇路（OR0～OR5、OG0～OG5、OB0～OB5）和偶路（ER0～ER5、EG0～EC5、EB0～EB5）占去36bit，还剩下6bit，HS、VS、DE信号占3bit，还空余3bit（若HS、VS信号不传输，将空余5bit）。



（3）单路8位1TL输出接口

这种接口电路中，采用单路方式传输，每个基色信号采用8位数据，共24位RGB数据(8bit X 3)，因此，也称24位或24bit LVDS接口。

对于单路8bit LVDS接口，需要4对差分数据线，即（TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－，TXOUT3+,TXOUT3-）或者接收端的（RX0-和RX0＋，RX1-和RX1＋，RX2-和RX2＋，RX3-和RX3＋）。因每对差分数据线可以传输7bit数据，这样，4对差分数据线可以传输4×7bit=28bit，除R0～R7、G0～G7、B0～B7占去24bit，还剩下4bit，HS、VS、DE占3bit，还空余1 bit（若HS、VS信号不传输，将空余3bit）。



单路8bit LVDS接口输出信号格式有多种，上面是常用的一种格式。下图所示是另外一种常用输出信号格式。



从以上两种输出格式中可以看出，数据信号的排列顺序差别很大，不过，要想让其排列一致，完全可以通过对驱动板编程来完成。

（4）双路8位1TL输出位接口

这种接口电路中，采用双路方式传输，每个基色信号采用8位数据，其中奇路数据为24位，偶路数据为24位，共48位RGB数据，因此，也称48位或48bit LVDS接口。

对于双路8bit LVDS接口，需要8对差分数据线，其中，奇路4对，即RX00-和RX00＋，RX01-和RX01＋，RX02-和RX02＋，RX03-和RX03＋；偶路3对，即RXE0-和RXE0＋，RXE1-和RXE1＋，RXE2-和RXE2＋，RXE3-和RXE3＋。这8对差分数据线可以传输8×7bit＝56bit，除奇路（OR0～OR7、OG0～OG7、OB0～OB7）和偶路（BR0～ER7、EG0～EG7、EB0～EB7）占去48bit，还剩下8bit，HS、VS、DE信号占3bit，还空余5bit（若HS、VS信号不传输，将空余7bit）。



LVDS在两个标准中定义，IEEEP1596.3(1996年３月通过)，主要面向SCI(ScalableCoherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；而ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。这两个标准中都着重定义了LVDS的电特性，包括：

1. 低压，低摆幅（约为350mV），高速。LVDS物理接口使用1.2V偏置电压作为基准，提供大约350mV的摆幅（0.85—1.55V），低电流驱动模式意味着可实现高速传输，ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。

2 .低功耗。恒流源电流驱动，把输出电流限制到约为3.5mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。

3 .具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。

LVDS高性能的一个例子是OpenLDI（开放LVDS显示接口），它仅使用 4对数据线和1对时钟线，就能支持24bit颜色，提供超过5Gb/s的吞吐能力。该接口把 24bit的TTL接口通过串行化降到4对线，然后在接收器进行解串行化。它支持高达112MHz的TTL时钟率。为实现这一要求，每一LVDS通道串行化6条TTL线，再加上DC平衡比特一起进入一对高速LVDS线。这一线对工作于784Mb/s，具有672Mb/s 的数据吞吐能力。Open LDI也可在低至33Mb/s的TTL比特率下工作。

关于视频接口的基础知识，可以参考前文：

“视频基本原理 -视频接口综述”，

“视频基本原理 -视频接口之- CVBS接口”，

“视频基本原理 -视频接口之- S-Video 接口”，

“视频基本原理 -视频接口之- 模拟分量接口”，

“视频基本原理 -视频接口之- VGA接口”，

“视频基本原理 -视频接口之- SCART接口”，

“视频基本原理 -视频接口之- SDI接口（一）”，

“视频基本原理 -视频接口之- DVI接口（一）”，

“视频基本原理 -视频接口之- HDMI接口（一）”，

“视频基本原理 -视频接口之- DP接口（一）”，

“视频基本原理 -视频接口之- MHL接口”，

“视频基本原理 -视频接口之- FP-LINK接口”。

关于AD转换电路的基本知识， 可以点击文末左下角阅读原文链接阅读。

请长按下面二维码关注，查阅过往文章,请按公众号菜单"历史记录";

    关注 模拟世界